This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents *will not* correct images, Please do not report the images to the Image Problem Mailbox.

High-resolution high-sensitivity solid-state imaging sensor

Patent Number:

□ US4558365

Publication date:

1985-12-10

Inventor(s):

OCHI SHIGEHARU (US)

Applicant(s)::

FUJI PHOTO FILM CO LTD (JP)

Requested Patent:

□ JP60005683

Application Number: US19830501332 19830606 Priority Number(s):

US19830501332 19830606

IPC Classification:

EC Classification:

H01L27/146F

Equivalents:

JP1742863C, JP4031231B

Abstract

A solid-state imaging sensor, which may be a color imaging sensor, having simultaneously a high resolution and high sensitivity. The horizontally extending electrodes, which are connected to be driven by outputs of a vertical shift register, are formed in a flattened zig-zag pattern with alternate ones of the horizontally extending electrodes being offset in phase from one another. Source diffusions are formed in the octagonally shaped areas thereby produced. FET switching devices are provided for each of the source diffusions for selectively coupling the source diffusions to corresponding ones of vertically extending electrodes. The source diffusions form active layers of light-sensing photodiodes.

Data supplied from the esp@cenet database - I2

FP-1024 US

:31 4

9日本国特許庁(JP)

11) 符 計 出 觀 公 告

平4-31231 公 報(B2) 四特 許

(1) Int. Cl. 3

識別記号

庁内整理番号

❷❸公告 平成 4年(1992) 5月25日

H 04 N 5/335 H 01 L 27/146 E 8838-5C

> 8122 - 4MH 01 L 27/14

発明の数 2 (全7頁)

❷発明の名称

高解像度高感度ソリツドステートイメージセンサ

20符 質 昭59-110853 ❸公 開 昭60-5683

29出 顧 昭59(1984)6月1日

❷昭60(1985) 1 月12日

優先権主張

図1983年6月6日図米園(US) 30501332

夫

@ 帮 者 大 地 成 冶

東京都港区西麻布 2 丁目26番30号 富士写真フィルム株式

会社内

る 出 額 人 富士写真フイルム株式 神奈川県南足柄市中沼210番地

会社

四代 理 人

弁理士 佐々木 清隆

外3名

審査官 原 英

图参考文献

特開 昭57-181155 (JP, A)

特開 昭58-68380(JP, A)

1

切特許請求の範囲

1 半導体サブストレート上に配置された第1、 第2の電極組から成り、前記のいずれか電極組に 属する各電極は通常互いに平行しており、前記第 電極は通常互いに直交しているグリツド電極と、 行と列のマトリックスに配置された複数の光セン ス手段と、前記第1の電極組のそれぞれの電極に 与えられる活性化信号に応答して前記光センス手 2の電極組のそれぞれの電極に選択的に結合する ための手段との3つをもつソリッドステートイメ ージセンサにおいて、前記第1、第2の電極組の 少なくとも1つは隣接する電極と互いに反対位相 前記隣接する電極と互いに離散している領域に配 置されることを特徴とするソリッドステートイメ ージセンサ。

2 選択的結合手段が複数のスイッチング手段か ら成り、各スイツチング手段は前記隣接する電極 20 トイメージセンサ。 と互いに反対位相となる波状パターンに形成され た電極組の隣接する電極が互いに近接するところ の領域に配置されることを特徴とする特許請求の 範囲第 1 項記載のソリツドステートイメージセン

2

サ。

3 スイッチング手段がFET素子から成り、該 スイッチング手段は、共通の第2電極に接続され たドレインと第1の電極組に属する互いに隣接し 1の電極組に属する電極と第2の電極組に属する 5 あう電極が互いに最も接近した位置で第1の電極 組のそれぞれ隣接する電極によつて形成され、か つ、これらの電極に結合されたゲート及び2つの 光センス手段に接続されたソースをもつFET素 子の一対として配置されることを特徴とするとこ 段の読出しを行うために各光センス手段を前記第 10 ろの特許請求の範囲第2項記載のソリッドステー トイメージセンサ。

4 前記各隣接する電極と互いに反対位相となる 波状パターンに形成された電極組は、電極の長手 方向に伸びている第1部分と、前記長手方向に対 となる波状パターンに形成され、光センサ手段が 15 し鋭角で伸びている第2部分と、前記長手方向に 平行に伸びている第3部分と、前記長手方向に対 し前記鋭角と相補な角度で伸びている第4部分を もつ平らなジグザグパターンをもつことを特徴と する特許請求の範囲第3項記載のソリッドステー

> 前記各光センス手段は通常八角形の形をして いることを特徴とする特許請求の範囲第4項記載 のソリツドステートイメージセンサ。

6 前記各光センス手段は光ダイオードを含むこ

3

とを特徴とする特許請求の範囲第4項記載のソリ ツドステートイメージセンサ。

7 複数のカラーフィルタを含み、前記フィルタ はカラーイメージングに対し適当な予め定められ たパターンで配置され、前記各カラーフィルター 5 は前記光センス手段のそれぞれの上に配置される ことを特徴とする特許請求の範囲第4項記載のソ リッドステートイメージセンサ。

8 半導体サブストレートと、前記半導体サブス トレート上に配置された第1、第2の電極組と、10 産業上の利用分野 前記半導体サブストレートに形成された複数の光 センス要素と、複数のFET素子を含むソリッド ステートイメージセンサであつて、前記第1の電 極組の各電極は、前記第1の電極組の隣接する― るために前記第1の電極組の隣接する電極と互い に逆位相の波状パターンで形成され、前記拡張し た領域の一つの行は前記第1の電極組の隣接する 二つの間に形成され、前記拡張した領域は互いに 2の電極組は前記第1の電極組の電極と通常直交 して配置された電極を含み、前記第2の電極組の 電極は前記第1の電極のそれぞれの並んだ峰と谷 を横切つて伸びており、前記第1、第2のすべて の電極は互いに電気的に絶縁されており、前記複 25 上に直線の行と列の規則的方形パターンで画素 1 数の光センス要素は前記拡張した領域の各々に形 成されており、前記複数のFET素子は前記光セ ンス要素の各々のために与えられ、前記各FET 素子の各々はそれぞれの光センス要素と結合され たソースと、前記第1の電極の1つによつて形成 30 与えられる。この分野の通常の技術を有する者に され、それに結合されたゲートと、前記第2の電 極のそれぞれに結合されたドレインと、前記ドレ インは前記拡張した領域の2つの間の前記半導体 サプストレートに形成されたところのソリッドス テートイメージセンサ。

9 前記各光センス要素は1つの光ダイオードを 含むことを特徴とする特許請求の範囲第8項記載 のソリツドステートイメージセンサ。

10 前記各FET素子のソースはそれぞれの光 ダイオードの領域の上に広がつており、前記光ダ 40 きにモアレ干渉が起きることである。 イオードの活性層を形成することを特徴とする特 許請求の範囲第9項記載のソリッドステートイメ ージセンサ。

11 前記FET素子は共通のドレイン領域と、

前記第1の電極組の隣接する電極の対が互いに最 も近接する領域に形成されたゲートをもつ一対と して与えられることを特徴とする特許請求の範囲

第9項記載のソリツドステートイメージセンサ。 12 前記各拡張した領域と前記各光センス要素 は通常八角形の形であることを特徴とする特許請 求の範囲第8項記載のソリッドステートイメージ センサ。

発明の詳細な説明

この発明は、光パターンの強度を表わす信号を 作るために使われるソリッドステートイメージセ ンサに関するものである。このようなソリッドス テートイメージセンサは、例えば、テレピカメラ 対の間に定められた間隔で拡張した領域を形成す 15 や電子写真カメラにおけるデイテクタとして使わ れる。

従来技術

この発明が属する形成のソリッドステートイメ ージセンサは、行列に配置された画素のマトリッ 隣接する領域が千鳥状に配列されており、前記第 20 クスから成る。各画素はセンサ上に投射される画 像や絵の対応する個所から光を受け、それに応じ てその個所の光の強度を表わす電気信号を作る。

> 第1図に表わされるように、センサ構造に関す る一つの先行技術は、半導体サブストレート10 1を形成することであつた。水平方向に伸びる電 極と垂直方向に伸びる電極(第1図には示されて いない)が、画素11の異なる行を順に活性化 し、画素の行から読出された信号を受けるために はよく知られているように、水平方向に伸びてい る電極は、活性化のための「垂直シフトレジス タ」と呼ばれるものの出力に接続されている。

第1図の配置はいくつかの応用には受け入れら 35 れたが、いくつかの重大な欠点に脳まされてい る。第1に、水平方向の単位長当たりの画素数に - よつて評価されるセンサの解像度が限られている ことである。第2に、行と列方向の両方とも直線 配置のために、特定のパターンがセンスされたと

これらの欠点を打ち破る試みで、第2A図に示 されるような画素配置が提案されている。この配 置では、画素11は半導体サブストレート上に千 鳥配置、すなわち、画素11の各行は行方向で互

符公 平 4-31231

5

いに埋め合わされるような配置で形成される。

第2B図は、第2A図のイメージセンサの拡大 した平面図であり、第2C図は第2B図でA-A'の線に沿つた断面図である。第2B図に関し て、画素11の各光感応領域は、光ダイオードの 5 活性層と光ダイオードの出力を垂直方向に伸びて いる線に接続するために使われるスイッチング FET素子のソースの両方を形成するソース拡散 15の領域によつて規定される。各ソース拡散1 5の一方の端は、水平方向に伸びている電極 18 10 発明の構成 の淵にまで広がつており、ドレイン拡散16は水 平方向に伸びている電極18の反対の側に形成さ れる。水平方向に伸びている電極は、各ソース拡 散15とドレイン拡散16の間にゲート領域19 ストレートの表面から分離される。ドレイン拡散 16は垂直方向に伸びている線24(第2C図を 見よ、第2B図では見易くするために省かれてい る)に接続されている。

数15はPウエル26内に形成されるN⁺型拡散 である。P*領域25はN型サブストレート27 上のN⁺型拡散15の下に形成される。このよう にしてソース拡散15はP*拡散25とP型ウェ びている各電極18は、絶縁酸化層20によつて 垂直方向に伸びている電極24から絶縁されてい る。もしイメージセンサがカラーイメージセンサ であるなら、カラーフイルタ23が各ソース拡散 られる種々のカラーフィルタのアレイの形で与え られる。カラーフイルタ23は保護層22に埋め 込まれる。

第2A~2C図の配置は、センサの解像度が改 善し、モアレフリンジ効果が減少するという点で 35 第1図に表わされるものに対し有利である。しか しし、第2A~2C図のセンサは感度が十分でな --いために、多くの応用に対してまだ十分には受け 入れられていない。

図のセンサにおいてソース領域15によって定義 される領域)を、画素の総領域で割つたもので決 められる。かくして、与えられる最小の写真平版 の明確さ、つまり、水平又は垂直方向に伸びてい

る電極の与えられる最小幅に対して、センサの解 像度を向上するために第2A~2C図の配置で水 平方向の単位長当りの画素数を増加するとき、セ ンサの感度は低くなる。

6

発明の目的

従つて、この発明の目的は上述したと同じ形式 のソリツドステートイメージセンサにおいて、解 像度、感度ともに先行技術のものより向上したも のを与えることである。

発明の他の目的と同様に、この目的は第1、第 2の電極組から成るグリッド電極を含み、各電極 組内の電極は通常互いに平行で、第1、第2の電 極組の電極同士は通常直交して配置され、複数の を形成するように薄い酸化層によつて半導体サブ 15 光センス手段が行と列のマトリックスに配置さ れ、その各々は第1の電極組の対応する電極に選 択的に接続され、特定の光センス手段の読出しを 行わせるためにそこから信号を受取り、第2の重 極祖の対応する電極に選択的に接続され、特定の 第2 C図に明確に示されるように、各ソース拡 20 光センス手段から光強度信号を第2の電極組の電 極に出力するソリッドステートイメージセンサに おいて、第1、第2の電極組の少なくとも1つ は、隣接する電極と互いに反対の位相をもつ波状 パターンで形成され、光センス手段が前記隣接す ル2.6 で光ダイオードを形成する。水平方向に伸 25 る電極と互いに離散している領域に配置されるこ とを特徴とするソリツドステートイメージセンサ により達成される。「互いに反対の位相」とする ことによつて、与えられる参照フレームに対し、 一つの電極の谷は隣接する電極のすぐ隣りの峰と 15上にカラー像のために適切なパターンで与え 30 いうことになり、電極は互いに位相を180°シフト されて現われる。第1、第2の電極組の少なくと も一つは、例えば第1の電極組は、光センス手段 の読出を行わせる活性化信号が与えられるために 使われる電極であることが望ましい。

各光センス手段は前記各隣接する電極と互いに 反対位相となる波状パターンに形成された電極組 が互いに離れていくところの近くの領域に配置さ れる。すなわち、光センス手段は例えば光センス 手段の両サイドの第1の電極組が外側に広がつて 画素の感度は、その光感応領域(第2A~2C 40 いく波状電極の間の拡張した領域に形成される。 好ましくはFET素子の形をとるスイッチング手 段が、第1の電極組の対応する電極に与えられる 活性化信号に応答して光センス手段を第2の電極 組のそれぞれの電極に選択的に結合する。これら

の各スイツチング素子は、前記隣接する電極と互 いに反対位相となる波状パターンに形成された電 極組の隣接する電極が互いに近接するところの領 域に配置される。他の態様に於いて、FETスイ ツチング素子は、共通の第2電極に接続されたド レインと第1電極組に属する互いに隣接しあう電 極が互いに最も接近した位置で第1の電極組のそ れぞれ隣接する電極によつて形成され、かつ、こ れらの電極に結合されたゲート及び2つの光セン 素子として形成される。

第1の電極組の各電極の波状パターンはジグザ グパターン、特に平らな端をもつジグザグパター ンの形をとる。後者の場合、光センス手段が配置 身も光センスのために利用できる領域を最大に使 用できるように八角形にされることが望ましい。 撮像装置がカラー像のために使われる場合、カラ ーフイルタが適切なパターンで光センス素子の上 に配置される。

本発明は、半導体基板、第1、第2の2つの電 極組、光センサー素子および複数のFET素子を 含み、これらの間に以下の関係を有している固体 撮像素子によって具体的には実現される。すなわ 配置され、1つの電極組に属する各電極は通常互 いに平行であり、第1の電極組の電極は隣接しあ う電極が互いに逆位相の波状パターンで形成さ れ、また光センス要素は半導体サブストレート上 で第1の電極組に属する2つの電極が互いに離散 30 形の拡張した領域の列が隣りの列と千鳥になつて し、その間に形成される広がつた領域の各々に形 成され、複数のFET素子が第1の電極組のそれ ぞれ一つの信号に応答して各光センス素子の出力 を第2の電極組の適当な電極に伝達するという関 係が本発明の固体撮像素子に存在する。このよう 35 域に形成される。すなわち、隣接する電極34が に第1の電極組の電極を配置することによって、 拡張した領域の行列がセンサの水平方向に形成さ れ、拡張した領域の互いに隣接しあう行は互いに 千鳥状になつている。「互いに千鳥にすること」 によって、拡張した領域の列(垂直方向)の中心 40 り、ゲート領域33は水平方向に伸びる電極34 を結ぶ線は、拡張した領域の両側にある拡張した 領域の中心を接続する線の間のほぼ真中の所を通 る。また、水平、垂直、行、列という方向を表わ す語は、説明における便利さのためにだけ用いら

8

れており、センスされる像や他の構成要素に関係 する最終のイメージセンサの方向については、取 扱い上、何ら特別の意味をもたない。

ある1つの好ましい実施例において光センス要 素は、FET素子のソース拡散が各光ダイオード の活性層を形成するような光ダイオードで形成さ れる。FET素子は好ましくは、第1の電極組に 属する互いに隣接しあう電極の対が最も接近する 領域、すなわち、電極が集中する領域に設けられ ス手段に接続されたソースをもつ対構造のFET 10 たゲートと共通のドレイン領域との対で与えられ る。第1の電極組の電極を平らな淵をもつジグザ グパターンで形成することによつて、光センス要 素のある拡張した領域は、一般に八角形となる。 この発明は各画案の光感応領域を最大とすること される領域は通常八角形であり、光センス手段自 15 による感度上昇とモアレフリンジ効果の十分な域 少という効果を同時に与える。

第3図の平面図によって、この発明の開示に従 つて構成されたソリッドステートイメージセンサ 20 の第1の実施例を説明する。

この発明によれば、ソリッドステートイメージ センサの水平方向に伸びる電極34が水平方向 (長手方向) に沿つた第1部分と、前記水平方向 に対し鋭角で伸びている第2部分と、前記水平方 ち、上記の第1、第2の電極組は互いに直交して 25 向と平行に伸びている第3部分と、前記水平方向 に対し前記鋭角と相補な角度で伸びている第4部 分をもつジグザグパターン(平らなジグザグパタ ーン)で形成され、隣接する電極34とは互いに 180°の位相をもつている。そうすることで、八角 規則的な間隔で形成される。八角形となつている ソース拡散31は、この拡張した領域に形成され る。ドレイン拡散32とドレインコンタクト領域 35は、隣接する拡張した領域との間の小さな領 互いに集中する領域に形成される。第2B図の装 置の場合と同様、ソース拡散31とドレイン拡散 32は、水平方向に伸びる電極34のエッジ近く の位置まで半導体サブストレート上に広がつてお を薄い酸化層によつてサブストレートの表面から 分離して、その間に形成される。

> 第4図は、第3図の実施例と同様に、この発明 の他の実施例を示し、ここでは各ドレイン拡散 3

特公 平 4-31231

8は2つの隣接するソース拡散31に対して1つ のドレイン領域として働く。この場合、各ドレイ ン拡散38は2つの隣接する水平方向に伸びる電 極34のエツジまで広がり、ゲート領域37は隣 接する2つの水平方向に伸びる電極34の下に形 5 る。好ましい実意例が述べられたが、多くの修 成される。第4図の実施例はセンサがカラーイメ ージセンサのときには特に有利である。それはイ ンターレーススキヤニングのために(このことは 特願昭59-24455の中で説明している)、一度に水 平方向に伸びる電極34のうち1つを活性化する 10 だけでよいからである。

この発明のソリツドステートイメージセンサの 作り方を、1例として第4図に示される形式のも ので説明する。

ールド酸化物の比較的厚い領域 4 0 をN型サブス トレート (図示せず) 上のP型層 45の表面上に 垂直方向に通常ジグザグパターンで成長させる。 後でゲート領域を形成するために使われる薄い酸 化層 4 2 が半導体サブストレートの表面上に形成 20 例を表わす平面図である。第5 A - 8 C図は第4 される。

この作成段階では領域41(ソース拡散領域が 形成される領域)と領域43(ドレイン拡散領域 が形成される領域)はそのまま残される。

導体サブストレートでそのまま残つている部分に は適切なドーパント材料が設置される。望ましい ドーパント材料はN*タイプである。水平方向に 伸びる電極34は上で述べられたような平らな淵 をもつジグザグパターンで設けられる。望ましく 30 線に沿う断面図である。 は電極34はポリシリコン材料からなるのがよ 610

次の第1A-7C図については、PSG(フォス フアーグラス)の層47がデバイスの表面上に置 48が作られる。

最後に、第8A~8C図に示されるように、ソ ース拡散31の上では幅の狭い部分51Aをもつ 垂直方向に伸びる電極51がドレインコンタクト る保護層49が完全なデバイスの表面トに形成さ れる。もちろん、センサの光ダイオード部分の完 成のために、第2C図のP+層25のような層を

10

与える必要がある。しかしこれは一般的なので PT層は説明図を簡潔にする目的で省略されてい

これでこの発気の好ましい実施例の説明を終え 正、変更がこの分野の通常の技術を有する者にと つて、この発明の精神を逸脱しないで為されるこ とは明らかである。

図面の簡単な説明

第1図は従来のソリッドステートイメージセン サの平面図である。第2A, 2B図は他のソリツ ドステートイメージセンサであり、第2A図は第 1図と同様の平面図、第2B図は第2A図の一部 を拡大した概略的平面図、第2C図は第2B図で まず、第5A, 5B図に示されるように、フイ 15 A-A'で指示された線に沿つた断面図を拡大し たものである。第3図は第2図と同様な平面図で あるが、本発明のソリッドステートイメージセン サを表わしている。第4図は第3図と同様に本発 明のソリッドステートイメージセンサの他の実施 図で示される形式のソリッドステートイメージャ ンサの作り方のステップを表わしており、第5A - 8 A図は平面図、第5B図は第5A図における B-B'の線に沿う断面図、第6B図は第6A図 次に、第6A, 6B図に表わされるように、半 25 におけるC一Cの線に沿う断面図、第7B図は第 7A図におけるD-Dの線に沿う断面図、第7 C図は第7A図におけるE-Eの線に沿う断面 図、第8B図は第8A図におけるF-Fの線に沿 う断面図、第8C図は第8A図におけるG-Gの

図中符号、10…半導体サブストレート、11 …画素、15…ソース拡散、16…ドレイン拡 散、18…電極、19…ゲート領域、20…絶縁 酸化層、22…保護層、23…カラーフィルタ、 かれ、エツチングされてドレインコンタクト領域 35 2 4 …線、2 5 …P*領域、2 6 … P ウエル、2 7…N型サブストレート、31…ソース拡散、3 2…ドレイン拡散、33…ゲート領域、34…電 極、35…ドレインコンタクト領域、37…ゲー ト領域、38…ドシイン拡散、40…領域、42 35と接触して置かれる。もう一つの酸化層であ 40 … 酸化層、43… 領域、45… P型層、47… 層、48…ドレインコンタクト領域、49…保護 層、51…電極。

特公 平 4-31231





